[1]闰福鑫 许志宏 刘佑宝.PCI总线从接口的设计与验证[J].计算机技术与发展,2012,(08):233-236.
YAN Fu-xin,XU Zhi-hong,LIU You-bao.Design and Verification of PCI-slave Interface[J].,2012,(08):233-236.
点击复制
PCI总线从接口的设计与验证(
)
《计算机技术与发展》[ISSN:1006-6977/CN:61-1281/TN]
- 卷:
-
- 期数:
-
2012年08期
- 页码:
-
233-236
- 栏目:
-
应用开发研究
- 出版日期:
-
1900-01-01
文章信息/Info
- Title:
-
Design and Verification of PCI-slave Interface
- 文章编号:
-
1673-629X（2012）08-0233-04
- 作者:
-
闰福鑫 许志宏 刘佑宝
-
西安微电子技术研究所
- Author(s):
-
YAN Fu-xin ; XU Zhi-hong; LIU You-bao
-
Xi＇an Mieroelectronics Technology Institute
-
- 关键词:
-
PCI接口; Vefilog; HDL; 状态机; 系统验证
- Keywords:
-
PCI interface; Verilog HDL; state machine; system verification
- 分类号:
-
TP39
- 文献标志码:
-
A
- 摘要:
-
讨论了一种包括配置空间和I／O空间的从PCI（PCI-slave）接口电路的verilog HDL设计。重点介绍了顶层的系统架构，对其进行了功能分析和结构划分，并详细阐述了各子模块电路的设计和实现。根据PCI总线交易时序，给出使用有限状态机实现接收总线信号控制本地逻辑的方法。针对PCI时序的复杂性，提出了一种新颖实用的PCI系统验证方法，并重点讲述了组建验证平台的方法及其优点。通过编写测试激励程序完成了功能仿真，仿真和验证的结果表明，该接口电路在功能和时序上符合PCI技术规范，达到了预定的目标
- Abstract:
-
The Verilog HDL design for PCI-slave interface including configuration space and I/O space is discussed. A general overview of the top-level architecture is provided, the thought and the function of each module are also introduced in detail. The timing simulation is implemented and the method of using the state machine is put forward to ensure the proper completion of the bus operation. A new verification methodology for PCI system is discussed. In addition, the approach to test bench and it＇s advantage are also emphasized. The result of timing simulation and experiment shows that the design of PCI-slave interface complies with PCI local bus specification revision and achieves the expectation
备注/Memo
- 备注/Memo:
-
闫福鑫（1986-），男，硕士研究生，研究方向为IC设计技术；刘佑宝，研究员，博士生导师，研究方向为IC设计技术
更新日期/Last Update:
1900-01-01