[1]郭亮 李玲 田泽 许宏杰.ARINC659总线接口芯片的FPGA原型验证[J].计算机技术与发展,2009,(12):240-242.
　GUO Liang,LI Ling,TIAN Ze,et al.FPGA Prototype Verification of ARINC 659 Bus Interface Chip[J].,2009,(12):240-242.
点击复制

ARINC659总线接口芯片的FPGA原型验证()
分享到：

《计算机技术与发展》[ISSN:1006-6977/CN:61-1281/TN]

卷:
期数:
2009年12期
页码:
240-242
栏目:
应用开发研究
出版日期:
1900-01-01

文章信息/Info

Title:
FPGA Prototype Verification of ARINC 659 Bus Interface Chip
文章编号:
1673-629X（2009）12-0240-03
作者:
郭亮 李玲 田泽 许宏杰
中国航空计算技术研究所
Author(s):
GUO Liang;  LI Ling;  TIAN Ze;  XU Hong-jie
Aeronautical Computing Technique Research Institute
关键词:
ARINC; 659; FPGA原型验证; 背板总线
Keywords:
ARINC 659;  FPGA prototype verification; backplane data bus
分类号:
TN402
文献标志码:
A
摘要:
ARINC659总线是一种高速高可靠性的航空电子机架内部总线，主要用于机架内部各个在线可更换模块之间的通信。介绍了ARINC659总线的结构和基于该总线结构开发的一种小型化高集成度的总线接口芯片。为了进行该芯片的原型验证，开发了基于ARINC659总线架构的FPGA原型验证平台。描述了FPGA验证逻辑的结构，并举例说明了具体的验证流程和验证结果。实验证明，使用该平台和相应的验证流程，极大地提高了验证效率，为芯片的成功投片提供了可靠的保证
Abstract:
ARINC 659 bus is a high- speed and high - integrity backplane bus. It is used for transferring digital data between line replaceable modules within an integrated modular avionics. This paper introduces the architecture of the ARINC 659 bus and ARINC 659 i

相似文献/References:

[1]邵刚 田泽 韩炜.ARINC 659总线收发器的设计与优化[J].计算机技术与发展,2011,(08):39.
　SHAO Gang,TIAN Ze,HAN Wei.Design and Optimization of ARINC 659 Transceiver[J].,2011,(12):39.
[2]曹朋朋 田泽 许宏杰 刘宁宁.ARINC659命令表配置工具设计与实现[J].计算机技术与发展,2012,(07):235.
　CAO Peng-peng,TIAN Ze,XU Hong-jie,et al.Design and Implementation of ARINC 659 Config Tools[J].,2012,(12):235.

备注/Memo

备注/Memo:
国防“十一五”微电子预研项目（513080105110）;国防2006年重点基金项目（9140A1601070）郭亮（1982-），男，陕西合阳人，硕士，研究方向为集成电路设计；田泽，博士，研究员，研究方向为SoC设计、嵌入式系统设计、VLSI设计
更新日期/Last Update: 1900-01-01