[1]李震 周玮.一种基于双口RAM的环形数据缓存系统[J].计算机技术与发展,2010,(01):197-201.
　LI Zhen,ZHOU Wei.A Cycle Data Caching System Based on Dual-Port RAM[J].,2010,(01):197-201.
点击复制

一种基于双口RAM的环形数据缓存系统()
分享到：

《计算机技术与发展》[ISSN:1006-6977/CN:61-1281/TN]

卷:
期数:
2010年01期
页码:
197-201
栏目:
应用开发研究
出版日期:
1900-01-01

文章信息/Info

Title:
A Cycle Data Caching System Based on Dual-Port RAM
文章编号:
1673-629X（2010）01-0201-04
作者:
李震1 周玮2
[1]东北大学信息科学与工程学院[2]不详
Author(s):
LI Zhen1; ZHOU Wei2
[1]College of Information Science ＆ Engineering, Northeastern University[2]
关键词:
双口RAM; 环形数据缓存; 总线扩展
Keywords:
dual-port RAM;  cycle data caching;  bandwidth extending
分类号:
TP273.5
文献标志码:
A
摘要:
在嵌入式系统的设计中,时常需要对大量数据进行缓冲处理。文中提出了一种基于双口RAM的环形数据缓存系统。这种设计最大限度地使用了双口RAM的存储空间,有效地解决了大量数据缓存和对缓存数据的复杂数据处理,大大提高了上位机的数据处理能力。这种设计同时提供了扩展系统总线带宽的方法,提高了上位机读取数据的速度,可以应用于需要总线扩展的场合。此方法解决了实际项目中的许多技术问题,具有良好的扩展性和可移植性。
Abstract:
In embedded system,there are many cases that need mass data caching.Presents the design of cycle data caching system based on dual-port RAM.This design effectively solves mass data caching and complex data processing, therefore greatly enhances upper comp

相似文献/References:

[1]郝晓莉 刘洪波 沈绪榜.异步FIFO中存储单元的分析设计[J].计算机技术与发展,2007,(03):40.
　HAO Xiao-li,LIU Hong-bo,SHEN Xu-bang.Analysis and Design of Memory Cell of Asynchronous FIFO[J].,2007,(01):40.
[2]刘鹏,胥效文,史忠科.基于FPGA的千兆以太网终端显示系统的设计[J].计算机技术与发展,2014,24(05):184.
　LIU Peng,XU Xiao-wen,SHI Zhong-ke.Design of Gigabit Ethernet Terminal Display System Based on FPGA[J].,2014,24(01):184.

备注/Memo

备注/Memo:
李震（1986-），男，山东青岛人，硕士研究生，研究方向为智能控制系统；导师：周玮，副教授，研究方向为复杂工业过程建模、控制与优化、机器博弈等。东北大学创新项目
更新日期/Last Update: 1900-01-01