

AFDX 网络 TAP 卡的设计与实现

楼晓强,田 泽,徐文进,王世中

(中航工业西安计算技术研究所,陕西 西安 710068)

摘要:AFDX 是双余度、可确定的数据传输网络。TAP 卡是将设备接入网络中,在保证原来的双向通信正常进行的同时,将原来两个方向的数据分别复制一份输出到 TAP 端口上。为了研究 AFDX 网络特性,对 AFDX 网络的数据和流量进行监控与分析。文中介绍了 AFDX 网络基本特性,重点描述了 AFDX 网络 TAP 卡的设计实现。该 TAP 卡利用标准的以太网 PHY 接入 AFDX 网络,通过 FPGA 逻辑对接收到的网络数据进行存储,并通过 USB 接口上传给主机软件。测试结果表明,该 TAP 卡能够在不影响网络传输的前提下,正确全面地对 AFDX 网络的数据进行监控。

关键词:航空全双工交换式以太网;TAP 卡;网络监控

中图分类号:TP39

文献标识码:A

文章编号:1673-629X(2014)06-0247-03

doi:10.3969/j.issn.1673-629X.2014.06.062

Design and Implementation of AFDX TAP Card

LOU Xiao-qiang, TIAN Ze, XU Wen-jin, WANG Shi-zhong

(Aeronautics Computing Technique Research Institute, Xi'an 710068, China)

Abstract: AFDX is a data transmission network with redundancy and determinism. TAP is accessed to network without intervening the two-way data transmission. It copies the data from one way to another. In order to study the features of AFDX network, monitor and analyze the data and flow of AFDX network. Describe the basic features of AFDX network, mainly the design and implementation of TAP of AFDX network. The TAP accesses to AFDX with standard Ethernet PHY, stores frames received from AFDX with FPGA logic, and sends frames to host software with USB interface. Tests show that the TAP can monitor AFDX network data without interfering the network transmission.

Key words: AFDX; TAP card; network monitoring

0 引言

航空电子系统的日益复杂和数据通信量的急剧增加,对航空数据总线的带宽和性能提出了更高的要求。原有的航空数据总线如 1553B,已经不能很好地满足在这些方面的要求,而衍生于商业以太网的新一代航空总线 AFDX^[1](Avionics Full-Duplex Switched Ethernet,航空全双工交换式以太网)不仅在传输速度和性能上有很大的提高,同时实现了数据传输的实时性和可靠性,保证了服务质量。目前 AFDX 已经成功应用于空客 A380 等新型飞机。

AFDX 网络从成熟的商业以太网发展而来,最大程度地降低了开发周期和开发费用,并针对航空系统的特殊要求提出了相应的约束和要求:使用双余度网络,并引入虚拟链路、BAG(Bandwidth Allocation Gap)

等概念,以满足实时性和可靠性的要求。AFDX 网络由终端系统(End System, ES)和交换机(Switch)组成,各终端系统之间通过交换机进行通信。

AFDX 网络是新兴的航空数据传输网络。为了对 AFDX 网络数据和流量进行分析与研究,文中介绍了 AFDX 网络的基本特性,重点描述了 AFDX 网络 TAP 卡的设计实现,此 TAP 卡能够在不影响网络传输的前提下,对 AFDX 网络的数据进行监控,并且能够按照各种条件进行过滤,更加清晰地对网络数据进行分析。

1 AFDX 网络概述

AFDX 网络定义的关键概念包括^[2-5]:

虚拟链路(Virtual Link, VL):每个 VL 都代表了一个源终端到一个或多个目的终端的单向通信路径,并

收稿日期:2013-08-10

修回日期:2013-11-20

网络出版时间:2014-02-24

基金项目:国家“十二五”微电子预研项目(51308010601);中国航空工业集团创新基金(2010BD63111)

作者简介:楼晓强(1983-),男,浙江东阳人,硕士,研究方向为集成电路设计;田 泽,博士,研究员,研究方向为 SoC 设计、嵌入式系统设计、VLSI 设计。

网络出版地址: <http://www.cnki.net/kcms/detail/61.1450.TP.20140224.0930.064.html>

且每个 VL 都被分配了固定带宽。不同的 VL 之间必须相互隔离,即一个 VL 的使用不能影响或占用其他 VL 的带宽。

BAG(Bandwidth Allocation Gap):定义了一个 VL 上两个连续帧起始位之间的最小时间。BAG 的时间范围为 1 ms ~ 128 ms,并且为 2^k , k 为整数。



图 1 AFDX 网络数据帧格式

AFDX 为每个虚拟链路分配固定的带宽,示意图如图 2 所示,其中的 jitter 表示由于虚拟链路间的发送调度等因素引起的不确定时间。




图 2 AFDX 网络带宽分配示意图




图 3 TAP 卡应用示意图

- (1)接收一端的数据,并保持数据不变转发至另一端;
- (2)记录接收数据帧的时间、长度等状态信息;
- (3)将数据帧的数据和状态进行存储;
- (4)按照顺序将存储的数据帧发送至计算机,由应用软件进行显示处理。

3 TAP 卡设计

3.1 硬件设计

AFDX 网络 TAP 卡采用四个标准的 RJ45 接口与 AFDX 网络相连,其中 0 和 2 对应一个余度分支,1 和 3 对应另一个余度分支。

TAP 卡利用常用的 DP83848 PHY 芯片进行 AFDX 网络数据帧的接收,并通过 EZ-USB FX2 芯片完成与 PC 机的传输。TAP 卡包含一片 Xilinx 公司的 SPARTAN3E 系列的 FPGA,用来完成数据帧从 PHY 芯片到 USB 芯片的存储和转发。同时 TAP 卡包含大容量存储器,用于缓存数据帧。

AFDX 网络的确定性主要由 2 方面来保证^[6-9]:

- (1)给每个 VL 分配固定的最大带宽;
- (2)端到端数据传输的最大延时。


AFDX 网络数据最小帧和最大帧格式与以太网帧格式保持一致^[10-11],如图 1 所示,其中目的地址的低 16 位作为虚拟链路号。

2 TAP 工作原理

TAP 的工作原理是将 TAP 卡串接到以太网线中,一方面保证原来的双向通信正常进行,另一方面将原来两个方向的数据分别复制一份输出到 TAP 端口上。

AFDX 网络 TAP 按照双余度的要求,每个余度分支可连接于两个 AFDX 端系统之间、两个 AFDX 交换机之间、AFDX 端系统和 AFDX 交换机之间,其应用示意图^[12-14]如图 3 所示。

TAP 卡主要完成以下功能:



3.2 FPGA 逻辑设计

FPGA 内部逻辑主要完成的功能包括:

- (1)完成每个 AFDX 余度分支的数据转发;
- (2)接收每一路 PHY 芯片的数据帧,并进行存储;
- (3)完成对 USB 芯片的接口控制,利用 USB 芯片将数据帧传输给 PC 机。

在进行数据帧的转发时,实际上是将一路 PHY 芯片的接收数据和控制信号,转发至另一路 PHY 芯片的发送数据和控制信号。对于 MII 接口的 PHY 芯片来说,接收数据/控制信号与发送数据/控制信号的对应关系如表 1 所示。

表 1 数据/控制信号对应关系

	接收	发送
数据线	RXD[3:0]	TXD[3:0]
数据有效	RX_DV	TX_EN
数据错误	RX_ER	TX_ER

由于 AFDX 网络是全双工网络,因此忽略 MII 接

口的 COL 和 CRS 信号。需要注意的是,四个 PHY 芯片提供的接收时钟 RX_CLK 和发送时钟 TX_CLK 都不是同源的,会存在相位差,因此在进行转发时,必须做跨时钟处理。

在进行数据帧的存储时,如果多路 PHY 同时接收数据帧,会对存储器的使用产生竞争。四路 PHY 接收的数据帧具有相同的优先级,为了防止数据帧的丢失,采用 FIFO 对数据帧进行缓存。为了计算每个虚拟链路的带宽,每个数据帧的接收时间也被写入存储器。

在 USB 芯片的接口设计中,使用 EZ-USB FX2 芯片的同步 Slave FIFO 模式,其写控制接口信号如图 4 所示。图中 IFCLK 是接口工作时钟;FIFOADR 用于选择 USB 内部写 FIFO;FULL 指示 USB 内部 FIFO 是否满;SLWR 和 FD 分别表示写信号和写数据;PKTEND 表示一个数据帧写完成。




图4 Slave FIFO 写控制接口

EZ-USB FX2 芯片的同步 Slave FIFO 模式的读控制接口信号如图 5 所示。图中 IFCLK 是接口工作时钟;FIFOADR 用于选择 USB 内部读 FIFO;EMPTY 指示 USB 内部 FIFO 是否空;SLRD 和 FD 分别表示读信号和读数据;SLOE 控制 USB 内部 FIFO 的输出使能。




图5 Slave FIFO 读控制接口

3.3 USB 固件设计

为保证与 PC 机之间的数据传输效率,需要对 USB 芯片进行正确的固件配置,使其满足高带宽的传输要求。固件配置内容包括:

- (1) USB 传输类型选择批量传输方式;
- (2) 与 FPGA 的接口选择同步 Slave FIFO 模式,数据位宽 16 位;
- (3) 接口时钟 IFCLK 使用内部 48 MHz 的时钟;

(4) USB 芯片端点 2 作为输出,FLAG_A 作为其空标识;

(5) USB 芯片端点 6 作为输出,FLAG_C 作为其满标识。

3.4 测试

测试时,利用两个自行设计的 AFDX 端系统(ES)通过 TAP 卡进行连接,令 ES 以最大流量进行通信,结果表明,该 TAP 卡能够正确、全面地对 AFDX 网络数据进行监控。

4 结束语

文中在充分理解 AFDX 网络特性的基础上,设计实现了 AFDX 网络 TAP 卡,在不影响网络传输的前提下,完成了对 AFDX 网络的数据流量监控。实际测试结果表明,该 TAP 卡功能正确、性能稳定,能够正确、全面地对 AFDX 网络数据进行监控。

参考文献:

- [1] AECC. Draft 3 of Project Paper 664: Aircraft Data Network, Part 7 - Avionics Full Duplex Switched Ethernet (AFDX) Network[EB/OL]. 2004. <http://www.arinc.com/aecc>.
- [2] Condor Engineering. AFDX/ARINC 664 Tutorial (1500-049)[EB/OL]. 2005-05. <http://www.condoreng.com>.
- [3] CES. CES white paper on AFDX[M]. [s.l.]:CES,2003.
- [4] 任向隆,马捷中. 航空电子全双工交换式以太网终端系统研究[J]. 计算机测量与控制,2009,17(5):924-926.
- [5] 赵永库,李贞,唐来胜. AFDX 网络协议研究[J]. 计算机测量与控制,2011,19(12):3137-3139.
- [6] Charara H, Scharbarg J L, Ermont J, et al. Methods for bounding end-to-end delays on an AFDX network[C]//Proc of 18th Euromicro conference on real-time systems. Dresden: IEEE,2006.
- [7] Actel. Developing AFDX solutions[J/OL]. 2005. <http://www.actel.com>.
- [8] 杨云,熊华钢. 计算 AFDX 延迟的网络演算方法[J]. 电光与控制,2008,15(9):57-60.
- [9] 叶佳宇,陈晓刚,张新家. 基于 AFDX 的航空电子通信网络的设计[J]. 测控技术,2008,27(6):56-58.
- [10] IEEE standard 802.3 2000 edition[S]. [s.l.]:IEEE,2000.
- [11] 徐科华. AFDX 总线网络数据传输分析[J]. 民用飞机设计与研究,2009(3):35-40.
- [12] 黄丽艳,鲁估,印新达. TAP 及其应用[J]. 光通信研究,2006(6):67-70.
- [13] 刘军杰,江厚炎,周鹏. 千兆以太网 TAP 卡的设计与实现[J]. 电讯技术,2008,48(7):74-76.
- [14] 王治,田泽. 一种高性能 AFDX 监控卡的实现技术研究[J]. 计算机技术与发展,2010,20(8):217-220.

AFDX网络TAP卡的设计与实现


作者:

[楼晓强](#), [田泽](#), [徐文进](#), [王世中](#), [LOU Xiao-qiang](#), [TIAN Ze](#), [XU Wen-jin](#), [WANG Shi-zhong](#)

作者单位:

[中航工业西安计算技术研究所, 陕西 西安, 710068](#)

刊名:

[计算机技术与发展](#) 

英文刊名:

[Computer Technology and Development](#)

年, 卷(期):

[2014\(6\)](#)

本文链接: http://d.wanfangdata.com.cn/Periodical_wjfz201406062.aspx