[1]杜 斐,何嘉文,刘承禹,等.一种高效的时序转换电路设计与实现[J].计算机技术与发展,2021,31(05):96-101.[doi:10. 3969 / j. issn. 1673-629X. 2021. 05. 017]
 ,,et al.DesignandImplementationofanEfficientTimingSequenceConversionCircuit[J].,2021,31(05):96-101.[doi:10. 3969 / j. issn. 1673-629X. 2021. 05. 017]
点击复制

一种高效的时序转换电路设计与实现()
分享到:

《计算机技术与发展》[ISSN:1006-6977/CN:61-1281/TN]

卷:
31
期数:
2021年05期
页码:
96-101
栏目:
系统工程
出版日期:
2021-05-10

文章信息/Info

Title:
DesignandImplementationofanEfficientTimingSequenceConversionCircuit
文章编号:
1673-629X(2021)05-0096-06
作者:
杜 斐何嘉文刘承禹张 骏田 泽
航空工业西安航空计算技术研究所,陕西西安710068
Author(s):
DUFeiHEJia-wenLIUCheng-yuZHANGJunTIANZe
AVICComputingTechniqueResearchInstitute,Xi’an710068,China
关键词:
嵌入式处理器PLB总线同步时序异步时序转换电路
Keywords:
embeddedprocessorPLBbussynchronoussequentialasynchronoussequentialconversioncircuit
分类号:
TP39
DOI:
10. 3969 / j. issn. 1673-629X. 2021. 05. 017
摘要:
嵌入式处理器是目前片上系统中常用的处理器引擎,包括处理器、PLB总线系统、软件驱动等部分,其性能高、功耗低、使用灵活,通过处理器自带的PLB总线,可将成熟IP与嵌入式处理器相连接。由于PLB总线结构复杂,时序多样,且其接口时序与常用的寄存器接口访问时序差距较大,不利于迅速建立成熟IP和PLB总线连接。为解决此问题,首先深入研究了嵌入式处理器内部PLB总线协议和PLB总线各个接口的结构及机制,然后在理解PLB总线系统时序以及内部各子模块的功能与工作机制的基础上,提出一种高效时序转换电路解决方案,以满足PLB总线端单拍传输、Line传输和Burst传输,从设备端同步时序传输、异步时序传输的通信需求。通过功能仿真和工程实践表明,该时序转换电路工作稳定,性能良好,具有配置灵活、使用方便、数据传输效率高等优点,较好地满足了应用需求,且对其他类似接口转换设计具有一定的借鉴意义。
Abstract:
Embeddedprocessorisacommonlyusedprocessorengineinon-chipsystem,includingprocessor,PLBbussystem,softwaredriverandotherparts,withhighperformance,lowpowerconsumptionandflexibleuse.ThroughPLBbusofprocessor,matureIPcanbeconnectedwithembeddedprocessor.DuetothecomplexstructureofPLBbus,diversetimingsequence,andthegapbetweenitsinterfacetimingsequenceandthecommonlyusedregisterinterfaceaccesstimingsequence,itisnotconducivetotherapidestablishmentofmatureIPandPLBbusconnections.Tosolvethisproblem,wethoroughlystudythePLBbusprotocolandthestructureandmechanismofPLBbusinterface,andthenbasedontheunderstandingofPLBbussystem timingandthefunctionandworkingmechanism ofeachsubmodule,proposeanefficienttimingconversioncircuitsolutiontomeetthecommunicationrequirementsofsinglebeattransmission,LinetransmissionandBursttransmission,synchronoussequentialtransmissionandasynchronoussequentialtransmissionfromthedeviceside.Throughfunctionalsimulationandengineeringpractice,itisshownthatthetimingsequenceconversioncircuithastheadvantagesofstableoperation,excellentperformance,flexibleconfiguration,convenientuseandhighdatatransmissionefficiency,whichsatisfiestheapplicationrequirementswellandhascertainreferencesignificanceforothersimilarinterfaceconversiondesigns.
更新日期/Last Update: 2020-05-10