[1]卓沛 严国萍.高速数字系统中的时序分析与设计[J].计算机技术与发展,2007,(07):171-174.
　ZHUO Pei,YAN Guo-ping.Timing Analysis and Design in High- Speed Digital System[J].,2007,(07):171-174.
点击复制

高速数字系统中的时序分析与设计()
分享到：

《计算机技术与发展》[ISSN:1006-6977/CN:61-1281/TN]

卷:
期数:
2007年07期
页码:
171-174
栏目:
应用开发研究
出版日期:
1900-01-01

文章信息/Info

Title:
Timing Analysis and Design in High- Speed Digital System
文章编号:
1673-629X（2007）07-0171-04
作者:
卓沛 严国萍
华中科技大学电子与信息工程系
Author(s):
ZHUO Pei;  YAN Guo-ping
Dept. of Electronics and Info. Eng., Huazhong University of Science ＆ Technology
关键词:
高速数字系统; 最大儇小飞行时间; 建立／保持时间; 仿真
Keywords:
high- speed digital system;  max/min flight time;  setup/hold time;  simulation
分类号:
TN79 TP302
文献标志码:
A
摘要:
随着数字系统的工作频率的不断提高，时钟周期逐渐变小，而系统时序却越来越复杂。如何保证系统的工作时序正常，要涉及到比如保证信号完整性（Sanal Imegrity）、设计良好的电源分配系统（Power Distfibute System）以及时序分錾等诸多方面，因此成为了一项具有挑战性的工作。文中从实际设计出发，结合实际工作经验，讨论了在133MHz总线工作
Abstract:
Along with the increase of digital system working frequency, clock period gets shorter, timing of the system becomes more complex. How to ensure system timing correct involves signal integrity, power distribute system and timing analysis, that makes it a challenging job. In this paper, issues have been discussed about bow to analyze and design system timing concerning 133MHz bus frequency based on practical design experience

备注/Memo

备注/Memo:
卓沛（1982-），男，四川人，研究方向为嵌入式系统设计；严国萍，教授，博士生导师，研究方向为视音频信号的传输与处理、信号检测与控制、电子电路与系统
更新日期/Last Update: 1900-01-01