[1]段华蓉.幸存路径存储和输出单元的低功耗设计[J].计算机技术与发展,2006,(12):142-143.
 DUAN Hua-rong.Low Power Design for Survivor Memory Unit[J].,2006,(12):142-143.
点击复制

幸存路径存储和输出单元的低功耗设计()
分享到:

《计算机技术与发展》[ISSN:1006-6977/CN:61-1281/TN]

卷:
期数:
2006年12期
页码:
142-143
栏目:
应用开发研究
出版日期:
1900-01-01

文章信息/Info

Title:
Low Power Design for Survivor Memory Unit
文章编号:
1673-629X(2006)12-0142-02
作者:
段华蓉
重庆大学通信工程学院
Author(s):
DUAN Hua-rong
College of Communication Engineering, Chongqing University
关键词:
Viterbi译码器幸存路径存储管理寄存器交换法
Keywords:
Viterbi decoder survival memory management register exchange
分类号:
TP391
文献标志码:
A
摘要:
Viterbi译码器中幸存路径存储管理一直沿用两种传统方法——寄存器交换法和回索法。寄存器交换法内连关系过于复杂,而且功耗较大;回索法需采用大量额外存储单元作为缓冲,译码延迟亦较大。文中对传统的寄存器交换法进行了一些改进,减少了芯片使用面积,同时减少内存的存取次数,达到了降低功耗的目的
Abstract:
There are two traditional techniques for the realization of survival memory unit in Viterbi decoder'-reglster exchange(RE) and trace back (TB) method.RE has a very complicated interconnections and needs a high power consumption. TB needs a large quantity of buffers and has long decoding delay. In this paper a modified register- exchange (RE) method is presented,which reduce its memory access rate and its amount of memory, thus, reduces the power consumption

备注/Memo

备注/Memo:
段华蓉(1971-)。女,四川德阳人。硕士研究生,研究方向为信号与信息处理;导师:朱冰莲,副教授,研究方向为信号与信息处理
更新日期/Last Update: 1900-01-01