[1]张维旭 贺占庄.基于FPGA的异步FIFO设计[J].计算机技术与发展,2006,(07):168-170.
　ZHANG Wei-xu,HE Zhan-zhuang.Asynchronous FIFO Design Based on FPGA[J].,2006,(07):168-170.
点击复制

基于FPGA的异步FIFO设计()
分享到：

《计算机技术与发展》[ISSN:1006-6977/CN:61-1281/TN]

卷:
期数:
2006年07期
页码:
168-170
栏目:
应用开发研究
出版日期:
1900-01-01

文章信息/Info

Title:
Asynchronous FIFO Design Based on FPGA
文章编号:
1673-629X（2006）07-0168-03
作者:
张维旭 贺占庄
西安微电子技术研究所
Author(s):
ZHANG Wei-xu;  HE Zhan-zhuang
Xi＇ an Microelectronic Technology Research Institute
关键词:
FIFD; 亚稳态; 格雷码; FPGA
Keywords:
FIFO;  metastability;  Gray Code;  FPGA
分类号:
TP311.1
文献标志码:
A
摘要:
在现代集成电路设计中，一个系统往往包含了多个时钟，如何在异步时钟间传递数据成为一个很重要的问题．而使用异步FIFO可以有效地解决这个问题。异步FIFO是一种在电子系统中得到广泛应用的器件．文中介绍了一种基于FPGA的异步FIFO设计方法。使用这种方法可以设计出高速、高可靠的异步FIFO
Abstract:
In modem IC designs, a system always contains several clocks. Transmitting data among asynchronous clocks become an important problem. But it can solve this problem by using asynchronous FIFO. Asynchronous FIFO is a device that was widely used in electronic system. This paper introduces a method of FIFO design based on FleA. Can design high speed and reliability asynchronous FIFO

备注/Memo

备注/Memo:
张维旭（1978-），男，山东潍坊人，硕士研究生，研究方向为SOC 贺占庄，研究员，硕士生导师，研究方向为计算机控制技术
更新日期/Last Update: 1900-01-01